USRP B310新登場か！？

先日、USRPのソフトウェア基盤UHDの最新リリース候補 UHD 4.11 RC1がリリースされました。

それを見ていると見慣れない文字が！
なんとUSRP B310をサポートしたということです。ということはB310が近日中に発売されるようです。

https://github.com/EttusResearch/uhd/blob/UHD-4.11/CHANGELOG

UHDソースコードから情報を探る

とは言ってもネット上にUSRP B310の情報はありません。

がしかしソースコードはある！というわけで、UHDソースコードから情報を探って出来た製品スペックがこちらです！

項目	B210	E320	B310
チャネル	2 TX + 2 RX	2 TX + 2 RX	2 TX + 2 RX
周波数範囲	70 MHz ～ 6 GHz	TX: 47 MHz ～ 6 GHz RX: 70 MHz ～ 6 GHz	350 MHz ～ 7.225 GHz
LO範囲	—	—	450 MHz ～ 7.125 GHz
最大帯域幅	56 MHz	56 MHz	100 MHz
クロック	可変（～61.44 MS/s）	可変（～61.44 MS/s）	122.88 MS/s もしくは 125 MS/s。
RF IC	AD9361	AD9361	Analog Devices ADRV9032
RF ICの能力	2T2R	2T2R	2T2R
FPGA	Spartan-6 XC6SLX150	Zynq-7045 SoC	Xilinx Kintex-7 XC7K325T-1 FBG676
ホスト接続	USB 3.0	1/10 GbE SFP+ 1 GbE スタンドアロン動作	PCIe Gen2 x4 構成 および Thunderbolt 版
FPGA-ホスト転送	—	—	PCIe transport は 128-bit
DRAM	なし	DDR3 2 GiB（FPGA側） 1 GiB（ARM側）	DDR3、32-bit、ソース構成から 1 GiB と推定。 標準FIFOイメージでは各チャネルに512 MiBずつを割当
同期	外部10 MHz / PPS、GPSDOはオプション	内蔵GPSDO、外部10 MHz / PPS	internal / external / gpsdo / sync / sync_gpsdo。 外部10 MHz系参照、外部PPS、GPSDO・多台数同期を実装
対応OS	Linux / Windows / macOS	組み込みLinux、ネットワーク経由でホスト接続	Linux と Windowsのみ。macOSはB310サポート対象外

このスペックを見て思うのは、B200の後継というよりも、E320の後継というスペック。
このあたりを考えると、価格予想 150万円(税抜)あたりかと思います。

• PID が PCIe 版と Thunderbolt 版で分かれているので、少なくとも 2 つのフォームファクタ（PCIe カード版と Thunderbolt/USB-C 外付け版）が存在するように思えます。
• USRP X310シリーズで、10GbEがLinux(UHD)でEttusブランド、PCIeがWindows(LabVIEW)でNIブランドのような製品の棲み分けが有りましたので、似たような構成になるのかもしれません。もしかしたらThunderboltにPCIeが乗っかってるだけで切り替えられるようになっているのかもしれませんが。
• PCIe / Thunderbolt 接続のドライバーは、NI の nib310rio カーネルドライバ（Linux）／b310k ドライバ（Windows）経由で動作します。
• スペックからはチャネル間位相が合わせられるかどうか、位相が固定かどうかは不明です。
• Master clock rateは、N3xx系と同じですね。
• RFIC単体では最大200 MHzだが、B310のUHD標準構成は100 MHzに制限
• LO範囲外端部は NCO 補償する実装

以下参考資料

RF フロントエンド：ADRV9032

項目	値
チャンネル数	2 TX × 2 RX（NUM_PORTS_PER_RADIO: 2, radio 1 個）
同調範囲	350 MHz – 7.225 GHz（ステップ 1 kHz）
RF LO 範囲	450 MHz – 7.125 GHz
デジタル NCO 範囲	0 – 100 MHz（LO ±100 MHz オフセットで上の同調範囲を実現）
帯域幅	100 MHz（TX/RX とも固定）
TX ゲイン	0 – 41.5 dB / 0.05 dB ステップ
RX ゲイン	0 – 36.0 dB / 0.5 dB ステップ（256 エントリのゲインテーブル）
アンテナ端子	TX: TX/RX0 / RX: TX/RX0, RX1（旧名 TX/RX, RX2 も互換受理）
ORx	2 系統・500 Msps（内部キャリブレーション用）
Tx DAC サンプルレート	MCR × 12（122.88 MHz 時 = 1.47456 GHz）
センサ	lo_locked, temp_rfic

FPGA

項目	値
FPGA	AMD/Xilinx Kintex-7 XC7K325T-1 FBG676
ビルドツール	Vivado 2021.1（AR76780 パッチ付き）
DRAM	DDR3 32-bit（MT41K256M16 ×2 → 1 GiB） 1.5 V, DDR3-800(400 MHz) ユーザ側 AXI 256 bit
PCIe	Gen2 x4
DMA ストリーム	TX 5 本 / RX 5 本、128 bit 幅

FPGA フレーバー

イメージ	構成
usrp_b310_fpga_fifo.bit	Radio + DDC/DUC + AXI RAM FIFO （DRAM を 512 MiB×2 の TX FIFO として使用、送信バッファ用途）
usrp_b310_fpga_replay.bit	Radio + DDC/DUC + Replay ブロック （DRAM 記録/再生、追加 SEP ×2）

フロントパネル / I/O

• FP_GPIO ×10 本（バンク名 FP0、ソースを RF0/RF1 からピン単位で選択可能）
• EXT_PPS_IN ×1、PPS_OUT ×4
• 外部リファレンスクロック入力（EXT_REFCLK）、同期用 LMK_SYNC
• GPS アンテナ（給電・フォールト検出付き）
• LED: クロックステータス(緑)、電源ステータス(青/橙)、TX(緑/赤)×2、RX(緑)×2、FPGA CONFIG(緑)
• I2C: 温度センサ TMP468（アドレス 0x4A）、電力モニタ INA231（0x40、シャント 0.01Ω）
• 認証チップ用 1-Wire（AUTH_SDA）

センサ一覧（マザーボード）

pcie_max_speed / pcie_negotiated_speed  (GT/s)
pcie_max_width / pcie_negotiated_width  (x1/x4/x8)
ref_locked, ref_stable
temp_middle, temp_pcie_connector_edge, temp_front_end, temp_fpga
input_voltage, input_power, input_current
lmk05318_priref_valid, gps_pps_present
── GPSDO 検出時に追加 ──
gps_locked, gps_gpgga, gps_time, gps_gprmc,
gps_lmk04832_lock, gps_lmk05318_dpll_freq_lock, gps_lmk05318_dpll_phase_lock

以上、ドルフィンシステム福島でした。